Anatomia do Controle: Sincronizando CPU e Flash

Para que a CPU consiga ler e escrever corretamente em uma memória Flash (no exemplo, um chip 28F2, memória Flash de 32Kx8), não basta apenas trocar endereços e dados — é preciso um conjunto de sinais de controle que sincronizam exatamente quando e como essa troca acontece.

Os três barramentos envolvidos

• Barramento de Endereço (A0-A14): a CPU informa à memória qual posição (endereço) deseja acessar;
• Barramento de Dados (D0-D7): por onde os 8 bits de dado efetivamente trafegam, em ambos os sentidos (leitura ou escrita);
• Sinais de controle (CE, OE, WE): gerados pela "Lógica de controle" da CPU, comandam o comportamento da memória em cada ciclo.

CE — Chip Enable ("O Interruptor Mestre")

É o sinal que habilita o chip de memória a interagir com o restante do sistema. Sem o CE ativo, a memória sequer "escuta" o que está acontecendo nos outros barramentos — funciona como a chave geral que liga o chip para operação.

OE — Output Enable

Habilita o modo de Leitura. Quando ativo, os dados saem da memória em direção à CPU, disponibilizando o conteúdo armazenado no endereço selecionado.

WE — Write Enable

Habilita o modo de Escrita. Quando ativo, os dados entram na memória, vindos da CPU, para serem gravados no endereço selecionado.

Alerta funcional importante

OE e WE nunca operam simultaneamente. Isso faz sentido logicamente: o barramento de dados é bidirecional, então não pode estar sendo usado para "ler" (dado saindo da memória) e "escrever" (dado entrando na memória) ao mesmo tempo — isso geraria conflito elétrico no barramento.

---

Resumo

• CE: liga/habilita o chip de memória — o interruptor mestre;
• OE: habilita leitura (dados saem da memória para a CPU);
• WE: habilita escrita (dados entram na memória, vindos da CPU);
• CE, OE e WE são gerados pela lógica de controle da CPU e trafegam por linhas separadas do barramento de endereço e do barramento de dados;
• Regra de ouro: OE e WE são mutuamente exclusivos — nunca ativos ao mesmo tempo.